Modulbeschreibung
Simulation von einer digitalen PLL oder einer digitalen FSK Demodulation
Kürzel:
M_TuIT_EVA_1050
Durchführungszeitraum:
HS/22
ECTS-Punkte:
1
Lernziele:
Die Studierenden
- führen eine Recherche zum Thema durch und arbeitet sich ein.
- können erklären, wie eine digitale PLL bzw. eine digitale FSK Demodulation funktioniert.
- können eine digitale PLL oder eine digitale FSK Demodulation simulieren (z. B. mit Matlab oder Simulink oder Plecs).
- können abschätzen, ob die simulierte digitale PLL bzw. FSK Demodulation sich in einem Microcontroller integrieren lässt und entwickelt ein Konzept dafür.
Verantwortliche Person:
Piai Guido
Standort (angeboten):
Buchs
Modultyp:
Standard-Modul für MSE Master of Science in Engineering BB STD_08 (BU)(Keine Semesterempfehlung)
Standard-Modul für MSE Master of Science in Engineering BB STD_16 (BU)(Keine Semesterempfehlung)
Standard-Modul für MSE Master of Science in Engineering BB STD_13 (BU)(Keine Semesterempfehlung)
Standard-Modul für MSE Master of Science in Engineering VZ STD_08 (BU)(Keine Semesterempfehlung)
Standard-Modul für MSE Master of Science in Engineering VZ STD_16 (BU)(Keine Semesterempfehlung)
Standard-Modul für MSE Master of Science in Engineering VZ STD_13 (BU)(Keine Semesterempfehlung)
Standard-Modul für Technik und IT MSE_20(Keine Semesterempfehlung)
ECTS-Punkte pro Kategorie
Fachliche Vertiefung / 1 Punkte
Fachliche Vertiefung / 1 Punkte
Fachliche Vertiefung / 1 Punkte
Fachliche Vertiefung / 1 Punkte
Fachliche Vertiefung / 1 Punkte
Fachliche Vertiefung / 1 Punkte
Fachliche Vertiefung / 1 Punkte
Modulbewertung
Bewertungsart:
Note von 1 - 6
Leistungsbewertung
Während des Semesters:
Dieses Modul wird mittels Präsentation und mündlicher Prüfung bewertet.
Bewertungsart:
Note von 1 - 6
Gewichtung:
Dieses Modul wird mittels Präsentation und mündlicher Prüfung (Gewicht 100%) bewertet.
Bemerkungen:
Kurse in diesem Modul
Simulation von einer digitalen PLL oder einer digitalen FSK Demodulation
Kürzel:
TuIT_EVA_1050
Arbeitsaufwand:
30
Semester:
1
Lernziele:
Die Studierenden
- führen eine Recherche zum Thema durch und arbeitet sich ein.
- können erklären, wie eine digitale PLL bzw. eine digitale FSK Demodulation funktioniert.
- können eine digitale PLL oder eine digitale FSK Demodulation simulieren (z. B. mit Matlab oder Simulink oder Plecs).
- können abschätzen, ob die simulierte digitale PLL bzw. FSK Demodulation sich in einem Microcontroller integrieren lässt und entwickelt ein Konzept dafür.
Plan und Lerninhalt:
Simulation von einer digitalen PLL (Phase Locked Loops) oder einer digitalen FSK (frequency shift keyng)
Kursart:
Durchführung gemäss Stundenplan
Ergänzende Veranstaltung mit Lektionen pro Woche
- Max. Teilnehmer: 99
- Harte Grenze: nein