Modulbeschreibung
Eingebettete Systeme I d
Kürzel:
Durchführungszeitraum:
ECTS-Punkte:
Lernziele:
Fachkompetenz:
Die Studierenden
- kennen unterschiedliche Bustopologien.
- implementieren flink über AXI-Bus auf mindestens 3 Plattformen.
- realisieren ein umfassendes Release Management.
- haben vertiefte Kenntnisse über VHDL.
- kennen und folgen unseren internen Coding-Guidelines.
- beherrschen ein umfassendes Simulationstool.
- können automatische Testbenches erstellen.
Methodenkompetenz
Die Studierenden
- demonstrieren Fähigkeit zu Analyse, Kreativität, vernetztes Denken.
- können ein bestehendes Konzepte analysieren und auf erweiterte Anforderungen anpassen.
Sozialkompetenz
- Kommunikations- und Kooperationsfähigkeit
Selbstkompetenz
- Selbständigkeit, Verantwortlichkeit
Verantwortliche Person:
Standort (angeboten):
Zusätzlich vorausgesetzte Kenntnisse:
Modultyp:
ECTS-Punkte pro Kategorie
Modulbewertung
Bewertungsart:
Leistungsbewertung
Während des Semesters:
Im Kurs "flink auf AXI-Bus“ wird ein Projekt mittels Projektarbeit und Bericht und einer Schlusspräsentation mit Prüfungsgespräch bewertet. Im Kurs "VHDL“ wird ein Fachgespräch mit Demonstration eigener Beispiele bewertet.
Bewertungsart:
Gewichtung:
Im Kurs "flink auf AXI-Bus“ wird ein Projekt mittels Projektarbeit und Bericht (Gewicht 64%) und einer Schlusspräsentation mit Prüfungsgespräch (Gewicht 16%) bewertet. Im Kurs "VHDL“ wird ein Fachgespräch mit Demonstration eigener Beispiele (Gewicht 20%) bewertet.
Bemerkungen:
Kurse in diesem Modul
flink auf AXI-Bus
Kürzel:
Arbeitsaufwand:
Semester:
Lernziele:
Fachkompetenz:
Die Studierenden
- kennen unterschiedliche Bustopologien.
- implementieren flink über AXI-Bus auf mindestens 3 Plattformen.
- realisieren ein umfassendes Release Management.
Sozialkompetenz
- Kommunikations- und Kooperationsfähigkeit
Selbstkompetenz
- Selbständigkeit, Verantwortlichkeit
Plan und Lerninhalt:
Analyse des bestehenden Avalon-Buses und Vergleich mit AXI-Bus, allgemeine Bustopologien, Simulation und Testbarkeit, Versionierung und Release Management detaillierter Projektplans mit Meilensteinen, regelmässige Information bezüglich Projektstand, Selbstverantwortung.
Lieferobjekte: Projekt, Bericht, Schlusspräsentation.
Kursart:
Durchführung gemäss Stundenplan
VHDL
Kürzel:
Arbeitsaufwand:
Semester:
Lernziele:
Die Studierenden
- haben vertiefte Kenntnisse über VHDL.
- kennen und folgen unseren internen Coding-Guidelines.
- beherrschen ein umfassendes Simulationstool.
- können automatische Testbenches erstellen.
- erwerben Fachkompetenzen (Faktenwissen, Methodenwissen und Systemdenken) und Methodenkompetenzen.
Plan und Lerninhalt:
Gesamter Umfang der VHDL Sprache, Synthetisierbarkeit, Simulation inclusive self-checking Testbenches.
Kursart:
Durchführung gemäss Stundenplan