Modulbeschreibung
Digital Design
Kürzel:
M_DigDes
Durchführungszeitraum:
FS/23-FS/26
ECTS-Credits:
3
Lernziele:
Die Studierenden lernen auf systematische Art und Weise, digitale Schaltungen auf der Basis von VHDL zu entwerfen, zu simulieren und zu realisieren.
Verantwortliche Person:
Prof. Dr. Zbinden Paul
Standort (angeboten):
Rapperswil-Jona
Empfohlene Module:
Skriptablage:
Modultyp:
Wahlpflicht-Modul für Elektrotechnik STD_05(Empfohlenes Semester: 2)
Wahlpflicht-Modul für Elektrotechnik STD_14(Empfohlenes Semester: 4)
Wahlpflicht-Modul für Elektrotechnik STD_21(Empfohlenes Semester: 4)
Wahlpflicht-Modul für Elektrotechnik STD_24(Empfohlenes Semester: 4)
Wahl-Modul für Informatik STD_14(Keine Semesterempfehlung)
Wahl-Modul für Informatik STD_21(Keine Semesterempfehlung)
Wahl-Modul für Informatik STD_23(Keine Semesterempfehlung)
ECTS-Credits pro Kategorie
Modulbewertung
Bewertungsart:
Note von 1 - 6
Leistungsbewertung
Während der Prüfungssession:
Schriftliche Prüfung, 120 Minuten
Zulassungsbedingungen zur Prüfung:
Testat (Praktikum)
Kurse in diesem Modul
Digital Design
Kürzel:
DigDes
Semester:
1
Plan und Lerninhalt:
- Designbeschreibung für digitale Systeme mit VHDL
- Simulation und Test digitaler Schaltungen mit VHDL (Simulationsaufbau, zeitliches Verhalten, Ablaufstrukturen, Simulationsablauf)
- Schaltungsbeschreibung und Schaltungssynthese sequentieller Systeme mit VHDL
- Spezielle sequentielle Baublöcke (Register/Speicher, Zähler, Flankendetektor, Pulsdetektor, etc.)
- Realisierung digitaler Schaltungen auf FPGA
Änderungen vorbehalten
Unterrichtssprache:
Deutsch
Kursart:
Durchführung gemäss Stundenplan
Praktikum mit 2 Lektionen pro Woche
- Max. Teilnehmer: 16
- Harte Grenze: ja
Vorlesung mit 1 Lektionen pro Woche
- Max. Teilnehmer: 80
- Harte Grenze: ja
Übergangsregelungen:
Digitaltechnik 2 (M_DigT2 / E) (SS/06-FS/10)